MOS场效应管负载连接方式 MOS场效应管的驱动负载，正确的方法是接在漏极D 如下图所示 左边电路： G极电势=4v，S接地，电势=0v Vgs=4v，MOSFET导通 Vd=0.075v，可看作似0。 右边电路： 右方接负载电路，无法带动负载，即MOSFET无法导通 原因：MOSFET导通，Vs≈Vd=24v，Vgs=Vg-Vs=-20v，MOSFET不导通.

WLL工艺 PMOS衬底相同，即N-WELL 衬底与源极无法直接 原因：若通过衬底短接，影响PMOS其他特性，PMOS的衬底只接VDD高电位。 WELL工艺 NMOS管P衬底独立，衬底与源极相接，可减小衬偏效应。 工艺表现：元件衬底接触点 如，PMOS元件在工艺上剖面图 如下所示PMOS的衬底电位的接触点，CMOS工艺PMOS器件是做在Nwell里，PMOS的衬底guard ring使用的是NWring. 接法 在schematic原理图中搭建电路时，所有pmos的衬底需要接VDD，所有nmos的衬底需要接VSS 在layout版图中

从高电压Vs得到低电压Vo。 Vo经过两个分压电阻分压得到V+，V+被送入放大器的正端，而放大器即误差放大器的负端Vref是电源内部的参考电平，它是恒定的。 放大器输出Va连接到MOS场效应管栅极，控制MOS场效应管的阻抗 Va变大时，MOSFET的阻抗变大 Va变小时，MOSFET的阻抗变小 MOSFET上的压降将是Vs-Vo

呈现正电：MOS管P型半导体中的多数载流子为空穴 呈现负电：MOS管N型半导体中的多数载流子为电子 PN节构成：当P型半导体和N型半导体吻合在一起时 多数载流子的扩散运动使得空穴从P型半导体流向N型半导体，使得电子从N型半导体流向P型半导体。进而在接触面附近形成空间电荷区，此区域内少子占优，

因为寄生电感，驱动线路走线时要注意。 MOS场效应管结电容会与寄生电感构成LC振荡电路 注意： 如果直接把驱动芯片的输出端接到MOS管栅极，PWM上升下降沿产生震荡非常大，可能让MOS场效应管快速发热或爆炸。

MOS场效应管电路中在电源接反时 Vgs=0V MOS管判断状态 原因：G接电源负极即0V，S经负载接电源负极即0V.D=Vcc S=0V 体二极管反向偏置，MOS场效应管判断状态，电流无法流过NMOS管 负载即电源断开中。 电源接反不会怼到后面的负载上，后级电路不损坏。 把前面电源正负极接对，后级电路正常工作，即防反接功能。 注意： 防反接即电源接反，后级电路没有损坏，并不是电源接反后级电路正常工作。 如下图所示 MOS管导通，电流反着流?

在数字电子技术中状态有两种：1、0 电源系统5V，并不等于： 高电平是5V，则是它的区间在3.3V-5V。 低电平是5V，则是它的输出电压范围为0V-1.8V。 MOS场效应管：高电平向低电平过渡，过程中，经历恒流区，此状态很短。 要保证电路稳定，必须让输出电压是高电平或者低电平，否则电路中断工作状态。

避免漏源间过电压，要在漏源极加保护电路，才安全，因VDS漏源击穿电压值很大。 如果元件开关瞬间电流突变，即产生漏极尖峰电压，此时MOS场效应管损坏。 管子开关速度越快，过电压越高。 当短路或大电流，MOS场效应管漏源极间电流，增加迅速并超过额定值。 MOS管要在过流极限值规定时间内关断，不然损坏。增加电流采样保护电路在主回路， 电流=一定值，通过保护电路关闭驱动电路来保护 MOS 管。

寄生电容 mos管真正模型中，极与极间有寄生电容存在，重点是GS间寄生电容Cgs。 开关速度受Cgs影响。 如:瞬时电流越大，快速充满Cgs，mos管快速导通。电容增加 1.让开启时间变长，开通损耗增加，电容充电缓慢，开通慢。 2.门极电压减少高频震荡。米勒平台减小振荡，MOS场效应管在米勒平台期间减小损耗。

输入电压值不固定，此值与时间等因素变动而改变，因此变动导致PWM电路提供稳定的电压给MOS管驱动。 MOS管要在高VGate安全，则必须内置稳压管强行限制VGate幅值。 此时，提供的驱动电压 > 稳压管电压 则引起静态大静态功耗